Boucle à asservissement de phase

L'ESSENTIEL DE LA BOUCLE A VERROUILLAGE DE PHASE ANALOGIQUE

Ph Dondon/G.Morizet © Copyright 2001
retour page accueil Ph.Dondon

Avant de lire ce texte, avez vous fait un petit tour dans " l'électronique avec les mains (ch.asservissements)" ? cela pourrait être utile...

A. A QUOI CELA SERT IL ?

Les boucles à verrouillage de phase sont des systèmes asservis. Ils travaillent par asservissement de phase (PLL Phase Locked Loop). Ils sont utilisées largement en électronique pour asservir en fréquence, un oscillateur à un signal source de référence :

On peut les utiliser dans le domaine analogique en démodulateur de fréquence.

Egalement en synthétiseur de fréquences par asservissement sur un oscillateur à quartz.

Une boucle à asservissement de phase permet aussi de récupérer une information de phase, donc de fréquence dans le cas de certaines démodulations (ex synchrone) lorsque la porteuse originelle est très réduite ou transmise seulement par salves.

En numérique les PLL peuvent servir à la reconstitution d’horloge à partir d’un train numérique de données, l’horloge étant nécessaire à la reconnaissance des bits portant l’information.L’oscillateur à asservir peut être un soit VCO (voltage controlled oscillator) sinusoïdal (oscillateur LC en HF) ou numérique (signaux logiques). B. PRINCIPE

Un oscillateur commandé en tension (VCO) délivre une fréquence Fs dont la valeur dépend de la tension appliquée Uc sur son entrée de commande. Cette fréquence est comparée à la fréquence de référence Fe en passant par l'intermédiaire des phases instantanée des signaux j_eet js. Le comparateur de phase donne en temps réel l'écart (ou l'erreur) e de phase entre la source de référence et le VCO. Cette information est filtrée puis appliquée à l'entrée Uc de commande du VCO. Ainsi, la fréquence F_s est en permanence corrigée pour rester égale à celle de la source.

question : pourquoi passe-t-on par la phase pour comparer les fréquences ? Parce qu'il est plus facile d'un point de vue fonction électronique de comparer les phases en temps réel que les fréquences...

Rapellons que la fréquence est la dérivée de la phase :

si f_e = constante = f_o alors j_s(t) = 2 p.f_o.t + j_o. En variable de Laplace : F_e(p) = Fs(p) =

On remarque que si H(p) = alors H(p) =

Le comparateur de phase donne une tension ou un courant proportionnel à D j = j_e - j _s

d’où Du_c = u_c - u_co = K_c.e avec e = Dj - Dj _oDj _o,u_co données au point de repos et Kc exprimé en V/rd c'est à dire en dire en V

u_c est filtrée par un passe bas pour éliminer les composantes HF (à fréquence f_e), pour rendre la boucle stable s’il le faut et attaquer le VCO par u_v.

Le VCO fournit un signal (sinusoïdal ou carré) de fréquence f_s = f_o + K_v.Du_{v
où}f_o est la fréquence dite centrale du VCO.

D f_s = f_s - f_o = K_v.(u_v- u_vo) avec K_v= constante si le VCO est linéaire (s^-1.V^-1 = Hz/V)

D f_e = f_e - f_o

Les grandeurs de Laplace seront écrites en majuscules, ce sont les transformées de Laplace des variations des grandeurs instantanées par rapport à leurs points de repos.

Nota : le passage fréquence phase (en 1/p) n'a pas d'existence physique dans la boucle. Il s'agit d'une simple représentation mathématique qui permet de calculer les paramètres de la PLL.

C. Etude de la PLL CD 4046 avec un comparateur de phase de type I

I Description du comparateur de phase

Il existe de nombreux comparateurs de phase donnant continûment une tension linéaire (dans une certaine zone) en fonction du déphasage.

Les signaux peuvent être sinusoïdaux. Le comparateur est alors un modulateur équilibré à diodes (dit modulateur en anneau) en HF ou un multiplieur analogique à transistors montés en amplificateurs différentiels en série.

Les signaux peuvent être logiques. Un OU exclusif convient. Des mémoires SR ou D peuvent être aussi utilisées. Le comparateur de type 1 intégré dans le circuit CMOS 4046 est à base de OU exclusif. Sa sortie est PC1out , ses entrées SIGNin pour l'entrée de référence et COMPin pour le signal de retour. Le circuit 4046 comprend aussi un VCO.Les signaux logiques doivent être carrés (rapport cyclique 0,5), la tension moyenne de sortie est linéaire avec le déphasage. On remarquera que à la fréquence centrale f_o, le VCO étant accroché, on a Dj = p /2 à u_vo = Vdd/2 e = 0 pour ce type de comparateur de phase.

II Etude théorique de la boucle

Dans ce premier cas G(p) est un simple filtre R,C passe bas avec t = R.C. La fonction de transfert en boucle fermée H(p) = Fs/Fe (Kc, Kv, p, t ) s'exprime alors sous la forme d’un 2^ème ordre normalisé :
H(p) =

Avec

On a alors t = (1/2z.Wn) n et K_v.K_d= 1/ 8 t F_n = W_n /2p . avec Kv=Vdd/p

A partir de ce calcul et en se fixant z et Wn, on peut régler les valeur du filtre passe bas pour avoir la réponse en boucle fermée voulue.

III Plage de maintien

Une fois le VCO accroché sur f_e, si la fréquence de référence f_e évolue lentement, f_s suit (poursuite ou tracking en anglais). u_v évolue également, de même que u_c (u_v = u_c en continu) donc e évolue.

Cependant des limitations apparaissent en pratique dans la boucle, il peut y avoir une saturation (ou butée) si l’écart entre f_e et f_o est trop grand.

De toute façon ½ De½ ne peut dépasser p /2 dans ce type de comparateur.
A la fréquence centrale f_o, u_vo = Vdd /2 et ½Dj ½ = p /2. Quand u_v atteint 0 ou Vdd, f_s ne peut plus évoluer, le VCO décroche de f_e. La plage de maintien est donc : D f_maint = f_smax - f_smin = K_v.Vdd.

question : pourquoi cette caractéristique est elle importante ? Parce qu'elle conditionne la capacité de la boucle à suivre les variations de la référence autour d'un point de repos (démod FM par exemple).

IV Plage de capture (d’accrochage)

En l'absence du signal de référence à fe, le VCO oscille librement sur sa fréquence centrale fo. Lorsqu'on applique soudainement le signal fe, le VCO s'accrochera si fe n'est pas trop éloignée de fo. On obtient deux limites de part et d'autre de fo entre lesquelles le VCO peut accrocher :

C’est la plage de capture : f_emax - f_emin = D f_capt.

En pratique, lorsque f_s ¹ f_e, il apparaît des battements à la sortie du comparateur de phase avec une composante fondamentale à la fréquence ½ f_s - f_e½. Calculons approximativement la plage de capture :A l’instant où u_e est appliquée (de fréquence f_e) , il apparaît en sortie du comparateur de phase un signal carré de battement à la fréquence ½ f_e - f_o½et d’amplitude càc Vdd. Son fondamental a pour amplitude (2/p)Vdd. (décomposition du carré en série de Fourier). Il est filtré par le filtre passe bas de boucle de constante de temps t.

Et il apparait en sortie de ce filtre, une tension filtrée Duv : (*)

(*) On admet pour ce calcul que ½ f_e - f_o½.>> 1/2pt ( c'est à dire que la fréquence de coupure du filtre est bien inférieure à l'écart fe-fo).Le filtre peut dans cette région être considéré comme un intégrateur pur...

Cette composante filtrée Duv commande le VCO. Si Du_v est trop faible, l’excursion de fréquence Dfs provoquée sera insuffisante pour que la fréquence de sortie du VCO fs, atteigne fe : il n’y aura pas accrochage.

Pour faire passer la fréquence de sortie fs du VCO de sa fréquence libre fo à la fréquence de consigne fe, il faut donc que :

Dfs =½ f_e - f_o½ = Kv.Duv

c'est à dire :

K_v. = ½ f_e - f_o½

d’où : ½ f_e - f_o½=

La plage de capture totale est donc D f_capt = 2½ f_e - f_o½

d’où D f_capt =

question : pourquoi cette caractéristique est elle importante ? Parce qu'elle répresente l'aptitude de la boucle à se recaler sur un signal de référence qui peut avoir pour une raison ou une autre avoir disparu momentanément (rupture de transmission numérique par ex).

V Réponse transitoire

La réponse transitoire de la boucle est représentative du réglage des paramètres effectué sur le filtre passe bas. L'observation de cette réponse se fait en regardant l'évolution de la tension de commande de VCO, Uc lorsqu'on applique à l'entrée Fe un signal modulé en FSK (saut entre 2 fréquences). La fréquence des saut doit être assez faible pour observer la totalité de la réponse et les deux fréquences choisies comprise dans la plage de maintien. La mesure du dépassement et de la pseudo période éventuelles permet de valider le choix des caractéristiques du filtre calculé.

On rappelle que le premier dépassement relatif D1 vaut :

exp(

) en prenant comme référence à 100% l’amplitude entre les régimes permanents du créneau. et que la pseudo période vaut : T =

question : pourquoi cette caractéristique est-elle importante ? Parce qu'elle caractérise notamment l'aptitude de la boucle à effectuer plus ou moins rapidement un saut de fréquence en réponse à un saut de fréquence de la référence. (synthétiseur de fréquence et/ou poste radio à saut de fréquence par exemple)

D. Etude de la PLL CD 4046 avec un comparateur de type II

I Le comparateur de phase à 3 états

1° Description

Ce type de comparateur n’est sensible qu’aux fronts des signaux logiques (ex : fronts montants) donc ceux-ci peuvent avoir un rapport cyclique quelconque. Il fonctionne suivant une logique séquentielle à l’aide de bascules activées par les fronts des signaux. Les bascules commandent 2 interrupteurs électroniques en série.

La logique est telle que K3 et K4 ne peuvent pas être fermés en même temps.

On obtient 3 états en sortie PC2out :

K3 fermé, K4 ouvert u_c = Vdd niveau H

K3 ouvert, K4 fermé u_c = 0 niveau L

K3 ouvert, K4 ouvert sortie PC2out en l’air, haute impédance niveau Z

2° Fonctionnement

La logique de fonctionnement est la suivante :

Un front (montant) sur SIGNin fait " monter " la sortie d’un niveau.

ex : de L ® Z ou Z ® H ou H ® H (inchangé)

Un front (montant) sur COMPin fait " descendre " la sortie d’un niveau :

ex : de H ® Z ou Z ® L ou L ® L.

On représentera le niveau Z par Uc à la moitié (c-a-d Vdd /2), ce qui se produit en pratique si la sortie PC2out est reliée à Vdd /2 par une résistance pour fixer le potentiel dans l’état haute impédance. Exemple avec des signaux quelconques :

Si les signaux sont périodiques, mais de fréquences différentes avec par exemple f_e > f_s, la sortie ne sera pas à l’état L. Elle évoluera entre H et Z car puisque T_e < T_s il y aura toujours au moins un front de u_e entre 2 fronts de u_s.

Si les signaux sont de même fréquence mais déphasés, la sortie est périodique avec un niveau H entre les fronts si ue est en avance sur us sinon état Z. Elle serait au niveau L entre les fronts si u_e était en retard sur u_s.

II La pompe de charge

1° Fonctionnement

Pendant l’état H, PC2out va fournir un courant positif de charge d’un condensateur. A l’état L le courant sera négatif et C4 se déchargera. A l’état Z le courant est nul et la tension aux bornes de C n’évolue plus.

Exemple simple :

Si u_v est centrée sur Vdd /2, on a :

i = Vdd /2.R11 = I_o (état H) alors u_v

ou i = - I_o (état L) alors u_v ¯

Si i = 0 (état Z) u_v = cte

Ainsi quand la boucle est refermée avec u_v qui attaque le VCO et que f_e > f_s au départ, on obtient une suite d’impulsions de courant positives (entre les fronts) donc u_v et f_s pour rattraper f_e.

question : quel est l'intérêt du comparateur type 2 par rapport au type 1 ?

Avec le comparateur type 1, D f_capt < D f_maint.
Avec le comparateur type 2, on voit qu’il y aura toujours capture du signal à f_e sauf s’il apparaît une saturation dans la boucle donc : D f_capt = D f_maint.
Quand f_s = f_e, tout déphasage donnera lieu à une suite d’impulsions (positives si u_e est en avance sur u_s, négatives dans la cas contraire) qui sont intégrées. Donc u_v évolue et agit sur f_s (donc sur j_s), si bien qu’en régime établi u_v = cte, il n’y a plus d’impulsions. L’erreur statique (déphasage) sera donc nulle à cause de cette intégration supplémentaire dans la chaîne.
Si Fe est un signal de rapport cyclique différent de 50%, Fs aura toujours un rapport cyclique de 1/2.

3° Amélioration Ce montage simple n’étant pas symétrique car u_v n’est pas forcément centré sur Vdd /2, on utilise un filtre actif .

Par le jeu de la contre réaction, le potentiel de l’entrée - de Z4 est maintenue à Vdd/2 donc le courant sera ± Vdd /(2.R19) ou 0 même si la sortie u_v est quelconque.

Le 2^ème amplificateur Z5 rectifie le signe de l’ensemble puisque la premier Z4 est un intégrateur inverseur.

4° Fonction de transfert approchée Pour des raisons de stabilité, on n’emploiera pas un intégrateur simple, l’impédance de retour sera notée Z2(p) .

Uv(p) = Z2(p).I(p)

i(t) = I_o (entre les fronts pour Dj = j _e - j_s > 0

i(t) = - I_o pour D j < 0

i(t) = 0 en dehors des fronts

Pour D j > 0 :

Si l’on ne s’intéresse qu’aux variations de i(t) à moyen terme, c’est à dire si D j (t) évolue lentement par rapport à Te, i(t) est quasi périodique. Si on observe u_c(t) par exemple sur 10 périodes, Dj aura peu évolué pendant ce temps.

On considérera donc uniquement la valeur moyenne de i(t) à moyen ou long terme et ses variations en fonction de Dj .

Ainsi I(p) sera la transformée de Laplace de la valeur moyenne à moyen terme.

< i(t) > = I_o= I_o

Si D j < o alors <i(t)> < 0

donc

I(p) = L(<i(t)>) = e (p)

La pente du comparateur de phase est : K_c = =

U_v(p) = Z2(p).I(p)

Le schéma fonctionnel du comparateur de type II associé à une pompe de charge et son filtre est :

Ce schéma n’est valable que si la bande passante de la boucle fermée est petite devant f_e.

Si la bande passante doit être grande, il faut tenir compte de l’aspect échantillonnage de la phase (entre les fronts) et du blocage ensuite.

III Etude de la boucle sous l’approximation de la bande étroite La stabilité s’étudie en boucle ouverte.

T(p) = Z2(p)

Si Z2(p)= 1/C5.p (cas d’un intégrateur simple), on obtient un système instable qui oscille à la pulsation W t où la condition de Barkhausen est parfaitement remplie.

On utilise alors une correction avec Z2 formée de R₁₇ en série avec C₅.

Alors T(p) = (1 + R₁₇.C_5.p)

Le système est stable si W 2 < W _t donc il faut que le gain I_oK_v/C₅ soit assez grand.

IV Boucle améliorée et application

1° Boucle du 3^ème ordre

Pour réduire le jitter (bruit ou vibration de phase) , il faut mieux filtrer les impulsions délivrées par la pompe de charge entre e et u_v.

Avec Z2 formé de R₁₇ en série avec C₅, on obtenait :

B1(p) = =

donc il n’y a plus de filtrage pour W > W2

On peut alors utiliser un autre filtre actif :

dont la fonction de transfert est B2(p)

Les fréquences élevées sont rejetées.

Il faut veiller à la stabilité en étudiant T(p) en boucle ouverte.

On pourra placer W _t à pour avoir une bonne marge de phase avec W3 = 4 W2 (2 octaves).

2° Synthétiseur de fréquences Une application courante est l’oscillateur à fréquence variable par sauts, asservi sur une référence stable.

Si l’on dispose d’une source de fréquence f_e issue par exemple d’un oscillateur à quartz ; en introduisant dans la boucle entre f_s et l’entrée - du comparateur de phase un diviseur par N programmable, on obtiendra :

f_s = N f_e

f_s aura la même stabilité à long et moyen terme que f_e (donc le VCO n’est plus sensible aux effets de la température par exemple) mais le problème du jitter peut subsister.

Le pas du synthétiseur est f_e.

V Exemple de chronogrammes réels obtenus avec le comparateur type II

Dans l'exemple qui suit, on a utilisé un simple filtre de boucle R,R,C. La réponse est donc du deuxième ordre.

Le relevée en figure 1 montre la réponse de la boucle soumise à un échelon de fréquence dans sa plage de maintien. On visualise la tension de commande du VCO, Uv : les fronts dus à la pompe de charge se superposent à la tension moyenne qui change de niveau. On peut, en mesurant le dépassement et la pseudo période, remonter aux paramètres de la boucle.

Figure 1

Le relevé en figure 2 montre la capture du signal Fe par la PLL. La fréquence de consigne Fe est brutalement appliquée à l'entrée. Le chronogramme permet de mesurer le temps de capture et de voir comment le VCO passe de sa fréquence d'oscillation libre Fo (ici inférieure à Fe) à celle de consigne Fe. De même qu'en figure 1, la tension de commande du VCO évolue de sa valeur moyenne initiale vers sa valeur finale, grâce aux fronts successifs générés par la pompe de charge. On observe au début de la capture, une succession de fronts positifs (car Fo est inférieur à Fe) pour augmenter Uv et répondre au plus vite, puis une alternance de fronts positifs et négatifs destinés à maintenir la fréquence de sortie Fs autour de Fe lorsque la capture est effectuée.

Figure 2

D. Conclusion

Les circuits PLL sont très utilisés dans les télécommunications numériques (restitution d’horloge) ou analogiques (radio) et permettent d’obtenir des fréquences stables.

Mais des fluctuations de phase sont possibles (jitter), le filtre doit être calculer avec soin.

De plus avec la pompe de charge, l’aspect échantillonnage ne peut être négliger.

Plusieurs études ont été faites en utilisant la transformée en z pour assurer la stabilité de la boucle lorsqu’on recherche une bande passante en boucle fermée large et si l’on s’intéresse à la réponse en transitoire.

La PLL avec le comparateur type II (pompe de charge) a l’avantage par rapport à celui du type I de ne pas s’accrocher sur les harmoniques du signal incident, d’avoir une erreur de phase nulle et une plage d’accrochage égale à la plage de maintien.

E. Bibliographie

Frequency Synthesis by Phase Lock 1981 Wiley Interscience de William Egan.
Data sheet CD4046
Charge Pump Phase Lock Loops IEEE Transactions on Communications, vol 28 no 11 November 1980, Floyd M.Gardner, qui propose une attaque directe du problème avec équations différentielles et transformée en z.